NE555介紹，時基集成電路

NE555 （Timer IC）為8腳時基集成電路，大約在1971年由Signetics Corporation發(fā)布，在當(dāng)時是唯一非常快速且商業(yè)化的Timer IC。NE555體積小、重量輕、穩(wěn)定可靠，操作電源范圍大，輸出端的供給電流能力強，計時精確度高，溫度穩(wěn)定度佳，且價格便宜 。555定時器是一種應(yīng)用極為廣泛的中規(guī)模集成電路，該電路使用靈活、方便，只需外接少量的阻容原件就可以構(gòu)成單穩(wěn)、多諧和施密特觸發(fā)器。因而廣泛用于信號的產(chǎn)生、變換、控制和檢測。

　　1腳：外接電源負極或接地（GND）。

　　2腳：TR觸發(fā)輸入。

　　3腳：輸出端（OUT或Vo）。

　　4腳：RD復(fù)位端，移步清零且低電平有效，當(dāng)接低電平時，不管TR、TH輸入什么，電路總是輸出“0”。要想使電路正常工作，則4腳應(yīng)與電源相連。

　　5腳：控制電壓端CO（或VC）。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準(zhǔn)電壓，當(dāng)該端不用時，應(yīng)將該端串入一只0.01μF電容接地，以防引入干擾。

　　6腳：TH高觸發(fā)端（閾值輸入）。

　　7腳：放電端。

　　8腳：外接電源VCC（VDD）。

（2）555功能介紹

　　555定時器的功能主要是由兩個比較器C1和C2的工作狀況決定的。由圖1可知，當(dāng)V6》VA、V2》VB時，比較器C1的輸出VC1=0、比較器C2的輸出VC2=1，基本RS觸發(fā)器被置0，TD導(dǎo)通，同時VO為低電平。

　　當(dāng)V6《VA、V2》VB時，VC1=1、VC2=1，觸發(fā)器的狀態(tài)保持不變，因而TD和輸出的狀態(tài)也維持不變。

　　當(dāng)V6《VA、V2《VB時，VC1=1、VC2=0，故觸發(fā)器被置1，VO為高電平，同時TD截止。

　　這樣我們就得到了表1 555定時器的功能表。

　　2、占空比可調(diào)的方波信號發(fā)生器

　　（1）占空比可調(diào)的方波信號發(fā)生器電路圖

　　圖2 利用555定時器設(shè)計方波電路原理圖

　　（2）占空比可調(diào)的方波信號發(fā)生器分析

　　3、實驗數(shù)據(jù)

　　（1）仿真電路圖

　　圖3 MulTIsim電路圖

　　（2）仿真電路結(jié)果

　　圖4 占空比為50%的方波波形

　　圖5 占空比小于50%的方波波形

　　圖6 占空比大于50%的方波波形

4立創(chuàng)EDA

原理圖

PCB原理圖

畫PCB注意事項：

a.原理圖線路不能有交叉；

b.線寬和間距設(shè)為0.762，更容易導(dǎo)通信號

c.飛線不能從電容下方走過

d.飛線不能成90°

原由：直角這個位置PCB線的寬度發(fā)生了變化(那阻抗就會發(fā)生變化)，會產(chǎn)生EMI干擾，即電磁干擾。

直角位會產(chǎn)生寄生電容，影響信號質(zhì)量(影響最大的就是時鐘信號的上升時間和下降時間)
1、給電源鋪銅可以過更大電流

2、給地鋪銅可以減小信號阻抗的作用

3、晶振底下鋪銅，防止晶振高速信號對周圍信號產(chǎn)生干擾。

4、網(wǎng)格銅(高速信號)，實心銅(走大電流)

在NE555三號引腳（輸出腳）需要放入排針的目的是為了讓示波器觀察它