一、定義

1、上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!“電阻同時(shí)起限流作用”!下拉同理!

2、上拉是對器件注入電流，下拉是輸出電流

3、弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分

4、對于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、拉電阻作用

1、一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定!

3、一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個(gè)三極管的C，當(dāng)C接通過一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說，如果該端口正常時(shí)為高電平;C通過一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，作用嗎：比如：“當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸入狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測低電平的輸入”。

4、上拉電阻是用來解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流

5、接電阻就是為了防止輸入端懸空

6、減弱外部電流對芯片產(chǎn)生的干擾

7、保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA

8、通過上拉或下拉來增加或減小驅(qū)動(dòng)電流

9、改變電平的電位，常用在TTL-CMOS匹配

10、在引腳懸空時(shí)有確定的狀態(tài)

11、增加高電平輸出時(shí)的驅(qū)動(dòng)能力。

12、為OC門提供電流

三、上拉電阻應(yīng)用原則

1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3。5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。……………………..

2、OC門電路“必須加上拉電阻，才能使用”。

3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

8、在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

四、上拉電阻阻值選擇原則

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點(diǎn)，通常在1k到10k之間選取。對下拉電阻也有類似道理。

對上拉電阻和下拉電阻的選擇應(yīng)“結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素”：

1。驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。

2。下級電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級電路提供足夠的電流。

3。高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

4。頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成“RC延遲”，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

下拉電阻的設(shè)定的原則和上拉電阻是一樣的。

OC門輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA，設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平);2V(高電平門限值)。

選上拉電阻時(shí)：500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。【最大壓降/最大電流、最小壓降/最小電流】

COMS門的可參考74HC系列設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：“輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了”(否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了)

此外，還應(yīng)注意以下幾點(diǎn)：

A、要看輸出口驅(qū)動(dòng)的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。

B、如果有上拉電阻那它的端口在默認(rèn)值為高電平，你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，

C、尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外，比如，在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同一個(gè)單片機(jī)來驅(qū)動(dòng)，必須設(shè)置初始狀態(tài)。防止直通!

驅(qū)動(dòng)盡量用灌電流。

電阻在選用時(shí)，選用經(jīng)過計(jì)算后與標(biāo)準(zhǔn)值最相近的一個(gè)!

P0為什么要上拉電阻原因有：

1。 P0口片內(nèi)無上拉電阻

2。 P0為I/O口工作狀態(tài)時(shí)，上方FET被關(guān)斷，從而輸出腳浮空，因此P0用于輸出線時(shí)為開漏輸出。

3。 由于片內(nèi)無上拉電阻，上方FET又被關(guān)斷，P0輸出1時(shí)無法拉升端口電平。

P0是雙向口，其它P1，P2，P3是準(zhǔn)雙向口。準(zhǔn)雙向口是因?yàn)樵谧x外部數(shù)據(jù)時(shí)要先“準(zhǔn)備”一下，為什么要準(zhǔn)備一下呢?

單片機(jī)在讀準(zhǔn)雙向口的端口時(shí)，先應(yīng)給端口鎖存器賦1，目的是使FET關(guān)斷，不至于因片內(nèi)FET導(dǎo)通使端口鉗制在低電平。

上下拉一般選10k!