會員中心
會員注冊
設計時常常是低電平有效，本文講解一下內因，大家有興趣的看看。
事實上，它是由常用的電路結構所決定的，低電平時電路往往有較高電平時更低的環路阻抗，而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象：
我們有的同學可能已經學習了這樣的一條PCB布線規則-----在條件許可的情況下，高電平有效線要盡量縮短，低電平有效的線則盡量延長----這一條規則的存在基礎就是基于低電平時環路阻抗比較低，抗干擾能力比較強才起來的。
如OC或OD電路要控制一個電平就是通過它這個開關的通斷來實現的。有在上拉電阻的情況下，開關接通，得低電平;開關切斷，得高電平。這樣，為了防止電路失控的情況下仍然是有效電平，那么當然是低電平有效才更“保險”了。結構上，象OC電路那樣，由于集電極更難擊穿，所以，也更不容易損壞。
對于其它圖騰柱輸出的電路，雖然0和1都有同樣的風險，但應用中還是有人愿意加一個上拉電阻，以取得類似OC或OD輸出的效果。至于為什么不采用下拉電阻而用上拉電阻，大家也可以分析一下。
另一個方面是OC或OD輸出的電路，使用上拉電阻后具有節能的效果。因為關斷后它是具有獲得高電平時的電流幾乎為0。
暫時想不到還有其它理由了，請了解的朋友們補充吧。
數字電路為什么是低電平有效
作者：佚名 文章來源：本站原創 點擊數： 更新時間：2018-11-24
Tags：數字電路,低電平有效,低電平
責任編輯：admin相關文章列表
數字電路基本概念的理解數字電路尖峰電流的形成和抑制方法
獲得高、低電平的基本原理
數字電路可控門電路原理（三態/同相/反相、緩沖/驅動電路）
數字電路二進制代碼，8421BCD碼
數字電路三態輸出邏輯符號
數字電路三種輸出狀態
數字電路中門電路輸出端并聯使用
基于NE555和CD4017的二進制轉十進制數字電路
數字電路由AD835構成的乘法器電路
數字電路 用74LS160構成十進制計數器，八進制五進制四進制電路
數字電路 三路搶答器電路
數電模電基礎知識之搞懂數電技術，你看過保證能熟練運用基礎數電…
真值表,真值表是什么意思
數字邏輯電路詳解
數字電路中組合邏輯電路設計步驟詳解（教程）
怎么理解邏輯真值表_真值表如何推出邏輯表達式
邏輯函數及其表示方法
已知邏輯函數畫卡諾圖
四位二進制數碼寄存器電路圖
[ 查看全部 ] 網友評論
推薦文章
最新推薦
熱門文章
返回頂部
刷新頁面
下到頁底